• · Design Rule中的Digitized area C(lear) 和D(ark)的含义理解问题12-30
• · CTS为什么要限制clock latency ？12-30
• · 求助！怎么用astro转gds到frame！我试了下没成功！12-30
• · 自動為core加上IO pads的Tcl script12-30
• · pipo stream in gds12-30
• · EDI中怎么才能将设计中的一个clock latency做的很小。（总线时钟）？12-30
• · 请教一下如何分析place阶段被优化掉的单元？12-30
• · abstract 抽lef 报short12-30
• · net delay in timing report？12-30
• · ICC自动删掉库？12-30
• · non-unate path12-30
• · icc route 时出现得vio，请大家帮看看12-30
• · ICC 在route opt的时候多核软件崩溃12-30
• · abstract在做extract的时候卡着不动了12-30
• · 关于Dc12-30
• · dfm后遇到transition violation该怎么修呢？12-30
• · 关于path的12-30
• · cell 的 cell_leakage_power :这个数字有用吗？12-30
• · cts scenario12-30
• · Wire Load Model12-30
• · 逻辑网表综合时，怎么设置DC做DRC rules的检查？12-30
• · 做完CTS后Debug clock 发现clockTree没连线怎么回事？12-30
• · 关于PR之后时序路径上比较多的buffer或者反相器的问题12-30
• · 请问Virtuoso layoutEdit怎么标线名？12-30
• · Formality里match和verify有什么区别12-30