自動為core加上IO pads的Tcl script

addPadv2.tcl是我寫的一個Design Compiler的script(目前只支援TSMC 0.18um IO pads，應該也能改成其它製程)。
當我們要為一個core的設計加上IO pads，可以寫一個Verilog chip module，然後在它裡面加上IO pads與core，再把它們連起來。
但如果IO的數量太多，手動寫這Verilog chip module就比較麻煩。
addPadv2.tcl這個script它可以用來自動為core的每個port加上pad，不須要手動寫Verilog chip module。
使用方式：
1. 開啟Design Compiler，讀入core design。
2. source addPadv2.tcl
然後這script會建立一個Chip module，裡面有IO pads與原來的core。
要改用別種IO pads(如PDO12CDG)，請自行修改script。
addPadv2.tcl下載：
下載addPadv2.tcl

有意思， 这是我看到第一次脚本下载的，

谢谢！
小编的这个很适合学习tcl！~

下来看看

下来看看

Thanks you for your doc

下来看看，学习学习

不错！

好，这个不错啊

这个有意思

感谢，如果IO很多，这个挺有用的

頂一下！感謝分享

多谢小编分享，下来学习一下

我怎么下不了，能不能麻烦楼上的兄弟再传一下，谢谢啦！

学学啊

why not to download?

蛮有意思的，呵呵

原本檔案不明原因遺失。我重新上傳：

看不到檔案，可以放網路硬碟嗎

小编， 还有吗求给我一份
邮箱344719842qq.com

小编你好，这个文件已经过期了，拜托能不能发一个到我的邮箱啊，632843529@qq.com,万分感谢啊

学习学习

感谢分享

感谢小编分享

下载不了啊，能否在上传一份?
非常感谢~

好东西啊，收藏了

小编你好，这个文件已经过期了，拜托能不能发一个到我的邮箱啊，754049971@qq.com,万分感谢啊

please explanin