请教一下如何分析place阶段被优化掉的单元？
时间：10-02
整理：3721RD
点击：
因为是逆向的项目，所以要求不对逻辑电路进行优化，但是place_opt不可避免的会对逻辑进行优化，请教一下如何找出来哪些单元被优化掉了?
不加入sdc呢
如果实在不行，用edi好了，不加入lib和sdc 只是绕线，是可以的
谢谢！之前是用create_fp_placement做了initial的place，然后就直接绕线了，省去了place，现在想试一下写个SDC，把工具会优化掉的单元set_dont_touch掉
我edi熟悉点。icc还在初级阶段。我奇怪的是如果没有sdc ，icc会根据什么来opt。另外你怎么知道哪些cell会被opt掉。
我也是刚开始接触~因为做完之后还用calibre做了LVS，从LVS的report里可以看出来被优化掉了一些单元