• · 我伤不起的dummy12-30
• · DC综合 read_verilog和current_design的问题12-30
• · 菜鸟来问：面对黑盒子该怎么办？12-30
• · encounter thermal analysis12-30
• · analyze+elaborate问题12-30
• · set_max_capacitance和set_fanout_load各自约束哪个端口12-30
• · 如何dc下约束总线延时一样长12-30
• · smic 65nm数字库的问题？12-30
• · set_clock_gating_check12-30
• · DC综合 Makefile文件脚本12-30
• · cell clf ICC12-30
• · DC综合中 script/脚本 问题12-30
• · CELL的delay问题12-30
• · laker Tcl 问题请教12-30
• · 數字后端，postroute 階段fix hold問題12-30
• · 有关将gds文件导入cadence.12-30
• · encounter 10，Restore Design 后时序变差了。咋回事？12-30
• · 关于基于综合（synthesis based）的clock gating12-30
• · 关于Estimated I/O Latency的问题12-30
• · 如何去分析 power switch cell 的位置 和 个数 是否合理呢12-30
• · nano route 详细布线时候 出现了违例 这该怎么修改12-30
• · GCell是什么？12-30
• · operating_condition和wire_load_model12-30
• · 为什么综合的时候很多寄存器被优化掉了12-30
• · DC执行current_design后报出个莫名其妙的error12-30