微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 數字后端,postroute 階段fix hold問題

數字后端,postroute 階段fix hold問題

时间:10-02 整理:3721RD 点击:
post route階段,整體利用率不高只有64%,但某些局部區域密度較高,導致insert buffer要到遠的地方,有什麽方法可以重新place_opt嗎?不想用限制某些地方密度的方法。

就用cell替换吧

对那些高密度cell 进行tap。

如果重新place的话 ,
set_congestion_options -max_util 0.65

小编怎么insert buffer的?ECO?用什么命令?在版图上如何修改?buffer插在什么位置?设置的clock uncertainty和电路实际仿真得到的clock uncertainty(skew)是两个概念,小编怎么看?

hold少修点,

icfb大神,少修hold的是什麽意思?是允許有一定的violation嗎?

我沒有手動insert buffer,因爲主管不允許,就是用優化命令來修,至於clock uncertainty和實際的偏差,不同工藝應該有個建議值,這些值應該都是tapeout證明不太出問題的。我覺得做后端,不一定要所有都與實際相符合,稍微悲觀一點是允許的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top