微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于fix setup timing的方法 大家讨论一下

关于fix setup timing的方法 大家讨论一下

时间:10-02 整理:3721RD 点击:
举个例子clock period 是3ns 大家在做完route之后,PT报的结果还剩下1000条PATH 都很小 最大的也就0。2ns
这个时候一般采用什么策略去修setup的violation呢,是去ICC中重新优化一下 ,还是一条一条去修 ,
如果是一条一条修的话 是优先采用upsize呢还是有别的方法呵呵 请大家指教~

如果是icc里面没有违反而pt里面有的话:数量比较多的可以在icc里面把约束设置紧一点在icc里面修,数量少的话在pt里面修完给icc做eco。
方法肯定优先upsize啊,面积要小一点。不过我一般让PT自己修。或者自己些脚本修某些我自己希望修的。

1. size up
2. skew clock
3. use lvt cell.

3楼的是总结了一般就这3种方法把?

1,分析原因,是因为时钟树,还是路径太长,还是因为fanout太大,还是。
根据相应份额原因,修复时序,
2,upsize
3,用lvt cell;
4,升压
5.前端eco

先看cts skew
如果有大的cell delay或者net delay,根据情况upsize前一级cell或者insert buffer 提高驱动能力
实在不行就useful skew

能分享你用PT修复时序VIOLATIONS的经验吗?

正在学习中

新人学习中~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top