微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于基于综合(synthesis based)的clock gating

关于基于综合(synthesis based)的clock gating

时间:10-02 整理:3721RD 点击:
synthesis based clock gating的使能信号在RTL阶段给出,门控覆盖率是不是不高啊,而且要对整个Design非常熟悉。请各位大神总结一下基于综合的时钟门控的优缺点,拜谢!

优点是节省功耗啊,没啥缺点,目前基本是缺省打开的,

还能省不少面积。但不方便改ECO

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top