• · ICG 约束问题12-30
• · 求offer比较。ADI 、verislicon、marvel12-30
• · CTS之后的display clock tree12-30
• · Cell的in_place_size_only和cts_in_place_size_only两种属性是什么意思？12-30
• · 怎么设置使得工具不会优化掉手动添加的cell又可以size？12-30
• · 后端面试--每日一题（066）12-30
• · 如何引导工具不再两个macro之间布线12-30
• · encounter 有局部place route功能吗？12-30
• · 求助在PT中哪些指标没有问题了，就可以认为修复完成12-30
• · set_pin_physical_constraints12-30
• · change_names，set bus_naming_style如何使用可以让网表文件内容正确显示12-30
• · DC综合后.net网表文件的显示格式问题12-30
• · decap cell可以减少动态功耗吗12-30
• · 后端面试--每日一题（071）12-30
• · IR-Drop和频率有什么关系12-30
• · pt read_parasitics error12-30
• · icc中有没有指令在让一些cell靠近port12-30
• · 数字版图中site构成row之后 为什么会有一条斜线12-30
• · 想用set_multicycle_path 但是不知道例化名，如何定位startpoing和endpoint12-30
• · 什么是 chip utilization12-30
• · 后端面试--每日一题（073）12-30
• · 后端提问要点12-30
• · 在encounter中设置set_max_delay不起作用12-30
• · CTS时钟树综合时单元如何选择和时钟树文件中的问题12-30
• · 求助如何修max_capacitance违例12-30