• · 学perl好还是tcl好，有没有针对DC的tcl资料12-30
• · 在综合约束中对于fanout的设定12-30
• · PIN是引脚，OBS是什么？12-30
• · 讨论一个实战的面试问题12-30
• · filler cell12-30
• · calibre做lvs的比较难的问题12-30
• · calibre短路求助大牛！12-30
• · 关于大规模设计的后仿，可以省略吗12-30
• · calibre lvs验证时出现的小报错12-30
• · 在clock net上老是出现Antenna error，怎么破？12-30
• · 如何将关键路径上的cell替换为低阈值的cell12-30
• · io方向和模拟电源io连接问题12-30
• · 如何根据工艺库来确定是否需要加入 well tap12-30
• · DC process terminated by kill12-30
• · dc中high fanout 问题12-30
• · Encounter CTS 不出结果12-30
• · clock route何时做？12-30
• · DC求助，关于command.log file 的问题12-30
• · 布线的时候 net布到电源环上面了12-30
• · 请问这样的时钟树靠谱吗？12-30
• · bump12-30
• · 小白求教tluplus12-30
• · 大家的Dummy是怎么加的呢？12-30
• · 3D IC12-30
• · 成都某外企数字后端12-30