微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock route何时做?

clock route何时做?

时间:10-02 整理:3721RD 点击:
1. cts做完后的clock线不能直接用吗?
2.有的脚本里面在cts做完后saveClockNet,在globalroute之前用routeclocknetwithguide进行clocknet布线,guide文件即为之前保存的文件。
3.route阶段设置:setNanoRouteMode -routeDesingRouteCLockNetsFirsttrue

route-global
这样子做的。

以上三种,不知道最终实现有什么区别?分别适用于哪种情况?各自有什么需要注意的?

么人教,自己找资料看呐,有的东西理解的很片面,从这个版面学了好多东西,希望还能得到一如既往的帮助哈!

直接在CTS时就进行时钟树布线

为了节省时间吧,因为CTS你要反复迭代,还可以紧跟着去fix hold,先调整再route会省些时间。
有些时候在CTS的时候顺便route clock net, 出来的clock tree会好一些(这一点大致意思是陈小编说的,应该没理解错)。

做完时钟树马上绕线,得到的时钟树更准确些

都可以, 最后timing过就行,没有太严格的讲究

在CTS的时候顺便route clock net, 出来的clock tree会好一些
这个好是指哪些方面?
我理解:CTS顺便routeclocknet,完了再postCtsOpt for setup&hold?
然后将clock net fixes,所以nanoroute的时候就不动clock net?

RC更真实,出来的 clock tree 更接近 tool 的意图。
这样做在 postCtsOpt 应该会考虑已有的 routing, 不晓得会不会过度优化,做好之后也没有必要 dont touch。当然你可以另外保存一个版本,分情况而论吧。

有句话怎么说的来着,一千个人的心中有一千个哈姆雷特。
使用后端工具也一样,同样是做CTS,而CTS又可以分解成很多步骤。
那么每个人都可能采用不用的搭配来得到他心中理想的CTS结果。
由于工具不是完美的,那么使用者在使用的时候会通过自己的想法进行调整。于是就存在小编看到那种看似奇葩的CTS流程。Anyway,只有timing都OK,DRC干净,就没啥问题。
关键是在于对流程的理解,和工具的理解。
这种极度肤浅的帖子标题希望以后不要出现了。

有句话怎么说的,高手也是从菜鸟来的。
由于对工具的不同理解,所以会出现各种貌似“奇葩”流程,不过那也许也是某个家伙认真学习了以后才串起来的几行命令,属于别人的劳动成果,而且很无私的分享,所以我很感谢其的慷慨,尊重其辛苦所得。anyway,网上愿意就具体问题提供有效帮助的人越来越少了。

极度肤浅的帖子标题。深深刺痛了我的幼小的心脏,在努力变成高手的钻研的道路上,可能还要发帖提问呐,话说小编认为我应该换个什么高大上的标题呐?下次换个能入小编大大眼的标题,争取赢得版大大的不吝赐教!

算了, 高手也不要鄙视低手, 高手也是新手来的,大家都是凭兴趣维护下社区网站,
如果觉得问题太肤浅,可以不回答啊,

小编多心了,听出来小编只是玩笑而已,我也是菜鸟,愿意接受任何调侃。

clock 的route不都是在CTS之后,signal route之前做吗? 有小编说的这么多flow吗?
请指教

版大 CTS时候 clock net所用的金属层应该可以自己定义吧 在哪里定义呢? 时钟树文件中,命令是什么呢? 多谢啦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top