微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > calibre lvs验证时出现的小报错

calibre lvs验证时出现的小报错

时间:10-02 整理:3721RD 点击:




overall comparision results会报错componentswith non-identical signal pins,但是没有其他错误提示,cell comparison是没问题的,这是什么原因啊?

有木有高手啊

你LAYOUT里的器件的PIN连接是对的,但是在SOURCE里可能定义有问题,一般是在你BOX住某些IP的情况下回出现这种问题。比如名字不一致,或者少定义了PIN。
个人意见,能力有限,仅供参考。

source里定义?不太懂这个的意思。

这个是不是说我source里比layout少定义一个pin,但是对照source网表没错啊,下图是source网表

你在版图上是提取的是3端器件,有SUB,SPICE 网表里只有2端。这是原因

不太懂您的意思,可以再说的详细些吗

已经很详细了吧。
就是这个意思。电阻在版图上提取了衬底端,但线路(网表)上却没有体现。

我知道这个意思了,我用的是npoly电阻,电路图上是三端连接,这个该怎么改啊?需要改网表么?图示我的电路图网表

不太懂啊,急急急

你是不是电路和版图调的不是一个管子,再或者你Q一下电阻看有没有忽略第三端类似的选项,再不行就在CDF中更改电阻模型使变为两端。

可以检查一下电源、地的pin有没有标注,以及calibre option里面有没有将所有电源地名称都列出来

可以检查一下版图上有没有标出所有电源地pin以及calibre option设置里有没有列出所有的电源地名称

多谢各位的回复,这个就是电路图网表提取时,电阻被认为是2端器件,版图是对的,只能手动修改网表,不知道有没有更好的办法

change netlist to see !

感谢小编的分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top