请问这样的时钟树靠谱吗？

双电源电压设计，时钟树用0.9v供电，其他的全部用0.3v（亚阈值）供电降功耗，因为电路速度可以跑的比较慢，但是在时钟树最后一级buffer和DFF的clk端都需要lever shift，请问这样的时钟树有什么缺点呀，可以实现吗（问题有点奇葩）?

时钟网络上肯定还有其它逻辑电路，也得处理，就算level shifter的延迟可以接受，也很难做到不同的时钟通路在所有PVT corner都是balance的。
为啥不时钟树也0.3v供电?

hold time能满足么，很怀疑，

0.3v ，这个你确认能翻转不?
你们做模拟电路还是数字电路啊。

hold估计有问题吧。