• · dummy metal怎么加12-30
• · 请问tsmc 65nm gp工艺电源环和电源网线如何规划12-30
• · 多电源设计遇到的fanout问题12-30
• · sta跑的频率跟后仿能跑多少频率差太多12-30
• · PT中 report_clock_gating_check之后的报告问题12-30
• · BCD 熔丝12-30
• · PT中 report_constraint 的 capacitance违例的问题12-30
• · 请问上海这边培训数字后端的什么机构比较好，最好是张江附近12-30
• · 接地的逻辑 icc12-30
• · 请教extraction（starrc）的原理及使用12-30
• · 做pso设计时，SWITCH单元的个数怎么确定啊？12-30
• · sta link问题12-30
• · metal 1 的宽度为0？12-30
• · 后端面试--每日一题（056）12-30
• · DC综合结果report_timing cell delay问题12-30
• · max_transition violation问题12-30
• · 功耗值怪异12-30
• · 后端面试--每日一题（048）12-30
• · 后端面试--每日一题（047）12-30
• · 如何写出place和route之后的信息？12-30
• · DC综合之后进行APR前需要做什么？12-30
• · 如何在一条net后面插入平行的5个buffer？12-30
• · 一条net的fanout特别大，怎么处理？12-30
• · 后端面试--每日一题（069）12-30
• · Fast to Slow Clock Domain 慢时钟采快时钟数据的问题12-30