PT中 report_clock_gating_check之后的报告问题

如下：pt_shell> report_clock_gating_check
****************************************
Report : clock gating check
Design : flop
Version: 2001.08-SI1
Date: Fri May 18 16:45:56 2001
****************************************
RiseFall
CellEnableClockSetupHoldSetupHoldHigh/LowAttr
-------------------------------------------------------------------------------
midAB5.003.005.003.00HighI
MXAS5.003.005.003.00HighI
MXBS5.003.005.003.00Low (*)I
Note: * indicates user override of tool inferred controlling value
Attr: I:auto inferred, P:power compiler inserted, L:library cell defined

能否解释一下上面报告中的 A B S是什么意思啊 ；还有那个 * 的解释没有看太懂

你这三个cell的pin都叫什么名字?

这个是手册上的，在终端直接输入
man report_clock_gating_check
出来的，莫非那几个是pin?

是啊，一个gating pin 一个clock pin

你用2001版的pt，........

我现在用的是2010的

哦 多谢啦

再请教一个问题啊，DC综合之后 report_timing的报告有以下这条path
Startpoint: q1_reg (rising edge-triggered flip-flop clocked by clk)
Endpoint: q2_reg (rising edge-triggered flip-flop clocked by clk1)
Path Group: clk1
Path Type: max
PointFanoutIncrPath
-----------------------------------------------------------
clock clk (rise edge)8.008.00
clock network delay (ideal)0.008.00
q1_reg/CK (HDR_DRNQ_1)0.008.00 r
q1_reg/Q (HDR_DRNQ_1)0.348.34 r
q1 (net)20.008.34 r
q2_reg/D (HDR_DRNQ_1)0.008.34 r
data arrival time8.34
clock clk1 (rise edge)16.0016.00
clock network delay (ideal)0.0016.00
clock uncertainty-0.8015.20
q2_reg/CK (HDR_DRNQ_1)0.0015.20 r
library setup time-0.1315.07
data required time15.07
-----------------------------------------------------------
data required time15.07
data arrival time-8.34
代码很简单，就是两个触发器的级联，有两个clock，clk控制第一个触发器，clk1控制第二个触发器，我想用set_disable_timing这条命令，让从第一个触发器时钟端 到第二个触发器的数据输入端D的这个arc 变成disable，但是不知道怎么写，
我写的是 ：set_disable_timing -from q1_reg*/CK -to q2_reg*/D
但是一直报错，Error: Required argument 'object_list' was not found (CMD-007)
想问下到底该怎么写呢