请问tsmc 65nm gp工艺电源环和电源网线如何规划

请问tsmc 65nm gp工艺电源环和电源网线如何规划：
1，power ring的宽度，间距?
2，power stripe(垂直和水平)的宽度，间距，set-to-set 距离?
3，对tsmc 65 nm 电源规划还有什么好的建议?
4，越详细越好
还望高手不吝赐教，小弟刚接触tsmc65工艺，小菜一枚！

多大的规模，inst count， clk freq多少，memory多少，
只能帮你大概 ，除非你讲的很详细

area=2.5x2.5 um^2，instances=500k，mem_num=16

最高频率625m

哦，规模还可以，相当于一个中等模块 ，

不知兄台可否赐教?

几层金属， metal stack option是怎样的

面积单位错了吧

这种提问别人是无法给你答案的，正确的做法是先估一个值，做到某一个阶段（比如preCTS或者postRoute）后，出def和netlist，去Power评估工具中做有关IRdrop和EM的分析，才能得到优化的strip结构。