abstract抽取lef时verify验证提示电源错误

abstract在pin和extract步骤没有警告，在abstract步骤所有的cell的X和Y都有类似下面的警告：

不管警告的前提下继续做verify步骤，然后就提示下面的错误：

不管错误这些错误生成lef，用生成的lef做encounter，然后在做连接所有cell的电源和地的时候就提示找不到core的电源和地。在abstract中，有一些设置我是按照下面设置的

到底是哪个地方出问题了?

最后一张图里，map 那一栏有设置power的
倒数第二张图把power net选上，把下面的GND VDD删了。试试