微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT中 report_constraint 的 capacitance违例的问题

PT中 report_constraint 的 capacitance违例的问题

时间:10-02 整理:3721RD 点击:
想问下,我用PT时,
report_constraint -sig 5-all_violators > ./log.$Data/$design.all_violators.$Data
报告出来后,其中有 capacitance的违例,如下:
min_capacitance
RequiredActual
PinCapacitanceCapacitanceSlack
-----------------------------------------------------------------
mul1/out_reg_0/Q0.000500.00000-0.00050(VIOLATED)
mul1/out_reg_1/Q0.000500.00000-0.00050(VIOLATED)
mul1/out_reg_2/Q0.000500.00000-0.00050(VIOLATED)
mul1/out_reg_3/Q0.000500.00000-0.00050(VIOLATED)
mul1/out_reg_4/Q0.000500.00000-0.00050(VIOLATED)
mul1/out_reg_5/Q0.000500.00000-0.00050(VIOLATED)
mul1/out_reg_6/Q0.000500.00000-0.00050(VIOLATED)

想问下,这里的Required Capacitance实在哪里设置的呢,我的sdc文件中,并没有设置啊,其他文件中好像也没有;在run_pt.tcl文件中有下面这两句:
read_sdc -echo "./inputs/$design.apr.sdc"
set_propagated_clock [all_clocks]
update_timing -full
read_parasitics -format spef -verbose ./inputs/$design.spef

难道capacitance是在spef中的?
请高手指导

lib里没准会有

果然lib中有,高手;
pin(CO) {
direction : output ;
function : "((A&B)|(A&CI)|(B&CI))" ;
max_capacitance : 0.16894 ;
min_capacitance : 0.0005 ;
这个违例应该没有影响吧,就像违例报告中的 area违例,因为在sdc中 我设置的 max_area=0
max_area
RequiredActual
DesignAreaAreaSlack
-----------------------------------------------------------------
calibration_top0.00000237117.23438-237117.23438
(VIOLATED)

因为没有经验,所以设置最大面积为0,让工具向着最小面积去优化。
所以 capacitance违例是不是也没有影响

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top