微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端面试--每日一题(047)

后端面试--每日一题(047)

时间:10-02 整理:3721RD 点击:
why optimize leakage power after timing closure? What's happen if doing it with setup violation?
(在P&R中)为什么优化静态功耗要在时序收敛之后做?在有setup违反时做的话,会怎么样?
难度:3

优化静态功耗主要是通过换HVT的CELL的方法来做吧。在有setup违反时做自然会使已经违反setup的路径变得更差更难收敛。这里应该先考虑满足timing,再尽可能降低power

先要满足timing,再尽可能降低power。HVT的CELL的delay更大些,对Setup优化有负作用。

学习了!

应该是hvt的cell延时小,lvt的延时大吧

HVT LVT 具有同样的FOOTPRINT, HVT delay 大,功耗小; lvt delay 小, 功耗大. 一般手动用LVT 来替换HVT,(ECO)


谢谢分享

size down .remove buffer ,swap vt应该都会见笑leakage吧。

非关键路径,slack有margin的,可以换hvt降低leakage power
关键路径上,要使用lvt使得setup timing满足

小编能出来解释一下吗?


想问下,那如果时序满足后,考虑power的时候,部分LVT替换成了HVT,很有可能造成时序不满足,这是怎么做呢?是不是此时对时序进行优化时,就可能要插入多余的buffer?但是这面积就会增大了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top