后端面试--每日一题（066）
detail explain what is the difference between LEC and simulation?
详细解释逻辑等值验证和仿真的异同
难度：2
LEC应该是偏向电路逻辑方面的检查，而仿真应该主要是看电路实现的功能的正确性吧。
LEC应该是比较电路结构之间的等价性检查吧，不需要测试激励，但需要一个基准电路；而仿真应该主要是看电路功能的正确性，需要测试激励。不知理解对否
问一下，形式验证和它们有什么区别啊?
我想小编的意思是不是就是形式验证与仿真的区别吧。
形式验证是为了验证综合前后或者layout前后，电路是否在数学模型上有改变吧。那综合前后的形式验证为例，用formality进行形式验证时需要DC提供验证节点，然后FM根据这些节点去验证综合前后的电路在数学逻辑功能上是否等价。形式验证不需要任何激励测试向量，他能保证逻辑上电路没有发生变化。
仿真的话有分为layout前后的仿真，前仿真主要用于测试功能是否正确，需要测试激励，后仿真主要用于测试是否满足时序（当然也就测试了功能是否正确），同样也需要激励信号。仿真的目的是模拟电路实际工作状态，看输入和输出是否满足设计要求。
如果要说区别的话，我个人感觉形式验证就像数字电路中的analyse，分析电路功能，看是否满足设计要求，而仿真的话更多的是在模拟实际电路工作情况。
不知道这样理解对不对。
就是形式验证
sages解释得很清楚
形式验证比较的是电路间的等效性，比较是基于逻辑锥进行的
仿真是检验电路的function的。
5#回答的很精辟啊！学习了！
现在基本上都做的， formal run的比较快，可以早点发现问题
但是post-layout simulation也是必不可少的， 对于designer 来说 是更放心的一步 ，
请问是不是formality也可以做synthesis前后的形式验证，还是只能做RTL vs layout后的?
formality是基本上没design的每个流程都会做的，rtl‘、synthesis 、 dft、 layout这几个网表都进行比较，比较多的是rtl <-> synthesissynthesis<-> dftdft<-> layout
rtl vs gate， rtl vs rtl ,gate vs gate，啥都行，
gate vs rtl，
请问一下，需要DC提供验证节点这个是什么东西，能举例不，多谢了