微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端面试--每日一题(073)

后端面试--每日一题(073)

时间:10-02 整理:3721RD 点击:
问题由szp9912收集提供,特此感谢!
How slow and fast transition at inputs effect timing, gate count, and power?
输入端信号的transition的快慢是如何影响APR之后的时序,门数,和功耗的?
难度:3

slew肯定重要啊, slew影响到后面的timing ,output slew,
slew可以说是一个源头, 源头不好,后面肯定遭殃,
一般来说要把slew控制在合理的范围呢, .lib的值周围就行了

输入slew设大了: in2reg的setup难满足,hold容易fix, gate 自然会多,power 会增加。
输入slew设小了: in2reg的setup容易满足,hold难满足。gate 会少些。
对内部path不会有什么太大影响的

但是slew也不是那么好控制的,不管怎样,总是会手动修些,

transition大了,也就意味着充电时间变长了,setup time就容易违例。
同时transition变大,直通漏功耗也会增加。
最后一个不是特别明确,transition变大了需要利用buffer加强驱动能力,这样gate counte是不是变多了?

对啊,增加buffer修trans 是这样的啊
比如你设过小的transition limit,可以看到buffer count 显著增加,

对timing的影响:slow transition使得速度变慢,fast transition使得速度变快
对power的影响:slow transition时功耗增大,fast时功耗减小
对gate count的影响:要分以下2种情况,(1)如果整体的transition要求较高,slow transition会增加gate count;(2)如果整体的transition要求不高,input transition对gate count没有大的影响
注意:input transition会逐级传送到chip里面的,虽然效力在逐级减小

对power的影响:slow transition时功耗减小,fast时功耗增大
一看library的确是这样的,但不是很理解,功耗是动态+静态+short circuit,transition貌似对单个cell的动态pwr和静态pwr都没啥影响,不过APRtool 可能会根据需要size up 或者insert buffer,这样会增加动态功耗。
可以用来反驳的一个例子是当input transition无穷大或者足够大的时候,short circuit current将会dominate 致使功耗增大。
请小编指点下

slow transition, 一个周期内有效工作时间就短所以动态功耗小;个人觉得

slow transition 会导致 dynamic power增加啊,因为slope时间增加了
因此对timing和power都不利,

写反了,谢谢指正!
对power的影响:slow transition时功耗增大,fast时功耗减小

请问涛哥,对power的影响到底是什么样子的。我个人认为,slow transition也就是slope比较小的,那么有效的transition的时间就变大了,自然动态功耗应该变大的啊。不知道我哪里理解有误?

动态功耗分为两部分,其一:充放电功耗,这与负载(器件漏极寄生电容,互连线电容,器件扇出栅电容)有关,显然负载越大,需要的电荷越多,功耗越大。其二:短路功耗,这是由于输出切换时,有段时间PMOS和NMOS同时导通引起的。而这段短路时间与slew time正相关。有上面的分析可知,slew time的长短会影响动态功耗中的短路功耗。即slow slew使得动态功耗增加,相反,fast slew使得动态功耗减少。

想问下 ,你对
(1)如果整体的transition要求较高,slow transition会增加gate count;(2)如果整体的transition要求不高,input transition对gate count没有大的影响
怎么理解,我还是不理解,就拿(1)来说,fast transition的话,不是要增加buffer嘛,肯定gate count就多了,为什么反而是slow transition的时候多了呢

想问下 ,这儿是不是写错了,应该是slow slew而不是slow transition
(1)如果整体的transition要求较高,slow transition会增加gate count;(2)如果整体的transition要求不高,input transition对gate count没有大的影响
我做了个实验,set_max_transition设置成0.2ns时候 确实增加了buf的数量,导致gate count增加啊,这应该是你上面说的,fast transition的时候 增加buf数量吧,上面怎么说是slow transition增加呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top