微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > CTS时钟树综合时单元如何选择和时钟树文件中的问题

CTS时钟树综合时单元如何选择和时钟树文件中的问题

时间:10-02 整理:3721RD 点击:

想问下,时钟树综合的两个问题(1) 在选择插入单元时候,直选 CLK_BUF吗,要不要选 CLK_N(反相器)



这是我可以选择的,我记得小编之前说过,要去掉一个最大 去掉一个最小的,那反相器要不要选呢
(2) 在时钟树文件 Clock.ctstch中 有这样一段
AutoCTSRootPin clk_125M
Period8ns
MaxDelay8ns # default value
MinDelay0ns# default value
MaxSkew100ps # set_clock_uncertainty
SinkMaxTran400ps # default value
BufMaxTran400ps # default value
......
我的时钟是 clk_125M,想问下,底下那个 SinkMaxTran和BufMaxTran是做什么用的,我看已毕业的师兄都给改成40ps了,这个有什么用

1. 可以选择,两级INV就是一个BUF
2. 是为了选择反应更快的单元,在比较高的工作频率下修正

这什么工艺什么库 ,可以选inverter
clkbuf,clkinv都可以的

华力的库,把buf和inveter都选上会不会比较乱

那个对应着 transition-time 我可不可以理解成 如果设置的值小的话,工具会插入较多的buf或者插入驱动能力较强的buf

还有一点,这个值如果设的比较大的话,对后面的hold time的优化 会花费较大时间 这是为什么

华力多少nm的工艺, inv,buf都行的,无所谓的,

OK 多谢小编 每次都是麻烦你回答我的问题 。感激不尽

多倒未必,强倒是会的

你确定只是增大了该数值,其他所有的设置保持不变吗?
我不确定,增大输入传输时间(BUF/CLK)会引起时序优化时间的多大差异,不过它们应该是正比关系
因为越大的传输时间,就会越容易引起大的时钟相位偏差,从而增长时序优化时间

不要在某个小问题上纠结太久,你会miss整个森林的,

OK,多谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top