微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 逻辑网表综合时,怎么设置DC做DRC rules的检查?

逻辑网表综合时,怎么设置DC做DRC rules的检查?

时间:10-02 整理:3721RD 点击:
我们的后端是外包给别的公司做的。我们需要向后端公司提供逻辑网表。一次偶然的机会发现,我们现在的DC环境,不能把{0{1‘b0}}、复位做数据等问题报告出来,我们是通过nlint检查工具发现这些问题的。
但是,我知道这些问题,肯定要尽早发现并解决的。

我对DC玩的不熟练,请问一下各位大牛,怎么设置才能让DC把这些问题报出来?
谢谢!

check_design

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top