• · encounter手动如何添加金属12-31
• · 如何找到VDD、VSS floating的cell12-31
• · clockmesh12-31
• · CADENCE encounter中出现的问题12-31
• · DesignWare是不是Design Compiler的一部分啊12-31
• · 插入dft后，designware模块端口增加了很多个端口，是为什么呢？12-31
• · dc安装时遇到问题12-31
• · smic.18标准单元的gds导入icfb中的简单问题12-31
• · 双向口pad如何例化？12-31
• · RTL代码中例化了pad，时序出现了简单的warning12-31
• · 关于从dc到icc的sdc文件修改12-31
• · 带有DFT的低功耗design中关于验证的一个问题12-31
• · place 之后cell 数量一下曾大很多 一般会这样么 如图12-31
• · 不小心 非正确方式删除个cell后12-31
• · icc stop pin12-31
• · 关于门控电源deisgn中 上电操作顺序一个问题12-31
• · encounter route之后optDesign -postRoute出错12-31
• · 关于 DFM 的问题12-31
• · PT中关于PAD的parasitics12-31
• · 假设要做个domino 电路的后端，有哪些技术难点？12-31
• · 跨时钟域时序分析讨论12-31
• · 关于带有门控时钟的电路综合和P&R策略12-31
• · 关于两个时钟域的约束问题12-31
• · encounter 中 set_false_path问题12-31
• · DC关于set_false_path语句如何正确使用？12-31