• · 用EPS提power grid时，报 CT 层错12-31
• · floorplan时如何将某块区域保留？12-31
• · 求教为什么encounter CTS之后，congestion色块变成线12-31
• · 关于jitter的修复12-31
• · 请问cadence的IC61套件，包含virtuoso，能在VMWARE上安装吗？12-31
• · 求Workview license12-31
• · 求助post cts跑完后出现的drc violation 是不是说明自己流程有问题？12-31
• · 求教怎样防止edi 将clk线布到未指定的层？12-31
• · P&R后的仿真出现hold违例的原因12-31
• · 问个place时做scenario时的corner选择12-31
• · place 之后verify_lvs出现了short12-31
• · 一个寄存器面积通常约等于几个门？12-31
• · encounter congestion的简单问题，新人求助12-31
• · drc报 max stack via12-31
• · verify_lvs之后ERROR : Short occur for different EEQ Class.12-31
• · starrc怎么提取电感参数啊？12-31
• · place之后有detour现象，一般怎么处理呢12-31
• · ASTRO 创建库 技术文件读不出来12-31
• · 请教俩个问题12-31
• · 求助：spef转sdf12-31
• · 请教一个关于sroute的问题？12-31
• · icc中milkyway的CEL文件夹中的单元的名字对比cell_list中都加了_1？12-31
• · sroute 没有充分与ring 搭上12-31
• · chip window size=seal ring window edge ？12-31
• · smic 0.35um BCD工艺下需要tluplus文件吗12-31