微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求教怎样防止edi 将clk线布到未指定的层?

求教怎样防止edi 将clk线布到未指定的层?

时间:10-02 整理:3721RD 点击:
之前发过相关的贴子,一开始用的是图形界面上的按钮去CTS,clk线布到了未指定的层,后来改用CMD,奏效了一段时间,现在CMD也出现了一样的状况,之前发过一个帖子http://bbs.eetop.cn/thread-482085-1-1.html,问题是一样的。我检查了指定的clk布线层,肯定是没有错的,求大神解救!

ndrrule create 后, cts .spec 指定一下top bottom layer

spec文件修改了已经

ndr rule 看过了没? 到sync 端口因为std cell的layer 问题,最后一级会不受这个layer rule limited

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top