• · EDI里添加tap cell有沒有办法交错添加（stagger）12-31
• · ptpx做峰值功耗仿真的问题12-30
• · verify_pg_nets 和 check_mv_design有什么不同吗12-30
• · 导出的网表中相应的cell端口不全问题12-30
• · 关于pad的max_transition违例12-30
• · icc中，如何修复电路的max_transition12-30
• · 请教各位大神一个dft中芯片端口的问题12-30
• · smic13工艺LVS报错12-30
• · 求下载一片论文12-30
• · encounter中单独修max_fanout的方法有哪些？12-30
• · clock tree level12-30
• · 求助！在encounter的 界面里怎么看congestion在每一层缺几条track12-30
• · "LVHEAP memory allocation failure" 的解决和LVS加速方法12-30
• · DFT 时钟上多加了一个scan mux，clock也被取反了12-30
• · DC求助12-30
• · 关于时钟树综合CTS的这三个相关命令有什么不同呢12-30
• · icc中low_power_placement12-30
• · 破解安装encounter的patch文件要和encounter版本对应吗12-30
• · 关于库文件的时序模型和SDF的时序参数12-30
• · 功耗分析求助12-30
• · 版图后仿出问题了12-30
• · ICC做完CTS之后clock出现fanout违例12-30
• · 有关ICC place之后的design rule vios12-30
• · 如何处理clock gating出现很大的hold违规？12-30
• · encounter中怎样加宽VDD,GND的metal12-30