微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock tree level

clock tree level

时间:10-02 整理:3721RD 点击:
问一个比较初级的问题:clock tree level是怎么分出来的,icc是根据什么来划分不同level 的clock tree?

你说的level是指 tree之间的level,也就是weight?
还是一个tree上不同buffer处于的level?

统筹skew,target latency 计算出来的, 一般10~20 级都有可能
如果要问具体原因,那个是软件设计的算法问题了, 我们也没必要太关心细节

interactive CTS window看clock tree结构,它会把clock tree分级,这个level是怎么分析出来的,是根据逻辑单元的级数吗?

哦,我想知道这个level和网表之间的关系,怎么能得到比较好的clock tree结构

主要是flop的分布和时钟结构的影响吧 ,
如果你要做clock mesh,确实需要对clock的前面几级(至少)进行人为的约定和控制,
如果只是一般的tree,我感觉是不如pr工具做的好,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top