微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > verify_pg_nets 和 check_mv_design有什么不同吗

verify_pg_nets 和 check_mv_design有什么不同吗

时间:10-02 整理:3721RD 点击:

check_mv_design -power_nets和verify_pg_nets 有什么区别吗?
man里面说都是检查unconnected pg pin的;我的理解就是检查看哪些cell没有和pg 连接起来
但我试了下,前者检查出来的结果没有unconnected pg pin,后者检查出来却是有floating pg pin的
这个如何解释呢

check_mv_design -power_nets 是告訴你無法 derive_pg_net 的理由.
verify_pg_net 是做完 derive_pg_net & 畫 power plan 後, 哪裡有漏接的 pg pin.
兩者是不同檢查應用.

寫錯了是 "derive_pg_connect"

请问下 什么会导致无法derive_pg_connect呢? 我看每次都是成功了的啊

check_mv_design 是upf design才有用的,主要是检查upf,mv 设计的一些问题,里面报告的一些error,
warning都要看的
verify_pg_nets 适合普通所有design,检查power pin,net的floating,unconnected情况,
2个命令作用不一样,如果是nonupf 设计,只能用verify_pg_nets 了

恩 小编一语中的 多谢!

沒錯 check_mv_design 主要用途是檢查 UPF design 中有無違反 multi-voltage 設計規則的問題並產生除錯建議, 但是 NonUPF design 也可用這個指令運行. 因為這個指令更重要的是會報告 logical & physical library 的 mismatch 的細部原因. 像 -power_nets 主要是報告 pg pin 的 db model 與 FRAM view 是否有 mismatch 造成 derive_pg_connection 產生問題, 所以 design 是不是 UPF 都可以用.

恩 多谢! 回答的很详细

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top