微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC在verify_pg_nets时,floating VSS VDD

ICC在verify_pg_nets时,floating VSS VDD

时间:10-02 整理:3721RD 点击:

在进行verify_pg_nets的时候出现了以下的错误Checking [VSS]:
There are no floating shapes
ERROR: There are 67 floating pins
Checking [VDD]:
ERROR: There are 7 floating shapes
All the pins are connected.
Checked 2 nets, 2 have Errors
利用error browser查看,提示如下

0:Type: Gnd-1-Pin

Obj Info: Floating Pins of VSS

Error ID: 1280Status: Not Fixed


0:Type: Pwr-2-Shape

Obj Info: Floating Shapes of VDD

Error ID: 1347Status: Not Fixed


请教一下各位这是怎么回事亚,我是利用PNS自动步电源。我之前进行了

derive_pg_connection -power_net VDD -power_pin VDD -ground_net VSS -ground_pin VSS
derive_pg_connection -power_net VDD -ground_net VSS -tie
check_mv_design -power_nets


preroute_instances
preroute_standard_cells -fill_empty_rows -remove_floating_pieces

为什么还会有这个错误呢?

解决了吗?我现在在做icc没有io库 想做vdd和gnd让他们与cel里面的连在一起应该咋样做?

这个问题没有找到原因。但是你这个没有pad做连接与这个问题没有特别大的关系。如果是个module的话,可以直接用电源带和电源环给module供电,如果是块芯片,则预留出电源的pad为pin,然后在做floorplan的时候设置一下连接上即可。

我也出现这个问题了,,,想问小编解决了吗?

跟LZ脚本差不多,也出现了这样的问题
后来加了create_tie_cell,还是一样的问题
求解啊

please use the derive command to connect the pg.

top cell里有IO吗? 看看IO cell、filler啊什么的是不是把pin都抽出来了。

把pin抽出来是什么意思啊

that means:
some pg are connected by metal on the layout, but some blocks are null or has the different name.
please check it one by one.

解决了吗?



有些cell的power pin名字不一定是VDD,这样的话需要单独拿出来。

我也遇到了这样问题,怎么单独拿出来呢

我也遇到同样的问题,小编解决了吗?

我做verify_pg_nets的时候有io方面的float pin 大家是怎么解决呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top