微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在verify_pg_nets时出现的问题

在verify_pg_nets时出现的问题

时间:10-02 整理:3721RD 点击:
在UPF设计中,fp做完后check pg连接,出现了很多floatpin的提示,但是我在log中手动查找,发现报的not connect的pin都有连接啊如图所示:




它说的应该是物理连接

是说把stdcell都放在site里面应该就好了吧?那我一会place_opt之后再试试看
还有一个问题,在没有legal placement之前是报不出congestion吗?我report congestion 但是有个error说 some cells do not have legal placement谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top