数字后端新手咨询：Encounter9.1问题。多谢解答0.0
在这ImportDesign的Basic中：Verilog、LEF、Timing libraries、Timing Constraint已经填写完。但是在Advanced中应该填写什么?
问题如下：1 IPO/CTS 中CTS是不是在跑时钟树的时候选择buf、inv时候用到?IPO没有填写的选项，在布置标准单元时同步进行的优化是不是不能进行?
2 Power 是填写电源地的，可以去Lef文件中查找?
3 RC Extraction 中的Captable文件目前没有，是不是不用的话只影响精度的问题，不添加也可以吗?
4 SI Analysis 目前没明白是干什么用的，这里的文件需不需要添加?
5 MMMC 本人感觉很强大，但是目前还不会使用，有什么功能?
新手求解答呀0.0，各位大神们。么么哒！
[img]file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\970601522\QQ\WinTemp\RichOle\~N[OBFUT79Z)T_16C@BFAJY.png[/img]
版本有点老啊，
1.是跑CTS时clock tree上的buf/inv，最好用clock buf/inv，至于IPO，你可以在setOptMode设置，这里可以不用care。
2.power中是填写的电压、地的名字，这个名字你可以自己定义，主要是用在globalNetConnect时用的。
3.captable的话最好还是用，如果有 QRC的tech file也可以，两者都不用的话，工具会通过tech lef中的定义来抽取RC参数，抽出来的结果不太准确。
4.SI是分析信号完整性时用的，cross talk之类的，如果你们库里面有相关的lib的话就用，没有就不用。、
5.MMMC事multi-mode multi-corner的意思，跟OCV相关的，具体的你搜一下吧，相关的帖子很多，一句两句说不清楚。
非常感谢呀，硬件条件有限，只能研究研究了。现在还有个问题就是
1. 标准单元lef文件里的power ground 为VDD GND ,io pad cell lef文件里的 power ground 我不清楚是哪个，有vddgnd vss vddh PLVDD等。我不知道给io pad 供电的 pin是哪个。也就导致glotableNetconnection时就不知道 io pad的pin 哪个对应 VDD GND了。
2. 有可能是1的问题导致我在 special route后，在做trail route后导致电源环连接不到供电的iopad。还有正常布完标准单元，在布线后，在row上的金属线应该和标准单元相连保持供电的。但是看不到金属线和标准单元相连的接触孔，是不是就没有个标准单元供电呢?
1.不用管lef里面叫什么名字，假如我给Power取的名字叫VDDC、GNDC（c代表core的意思，可以自己命名），lef中standard cell的power叫VDD、GND，那么我可以在Sroute之前先按照下面的两句来定义，
globalNetConnect VDDC -type pgpin -pin VDD -inst *
globalNetConnect GNDC -type pgpin -pin GND -inst *
IO pad cell：在IO环上至少要有给IO的EDS供电的IO、core供电的IO，IO PAD cell不用globalNetConnect命令，因为你将IO filler加上之后，IO会自动成环的，该环上的VDD/GND也就自动连到一块去了，而且他的电流就来自你为core供电的IO上，简而言之，给core 供电的IO（比如你这里的VDD/GND的IO）既可以给你core供电，也可以给你的IO环上的VDD/GND供电，而ＩＯ环上的EDS供电因为电压相对core的电压较高，所以ESD的供电来自单独的IO。
2.core周围的电源环（非IO环）上的供电，我一般手动连接过去（从IO上手动连线到该电源环）
ROW上的金属是metal1，STD cell的power/ground也是metal1，所以就直接重合了，只要你的sroute把metal1 route上了就可以了，没有via 孔就对了
那要是把给core周围的电源环上的供电，不用手动从io上连接的话，工具自己连接，那相关设置是什么呢?我得先把自动搞明白在去手动
反正我是从来没有让工具自己从power/ground IO 上自己连接过，工具给你连到core ring上的wire走的非常细，根本没啥用（而且一个chip中不会有非常多的power/ground，手动也不费事），期待你有自动的方法，到时候分享一下，
special route的时候会把给core供电的IO，连接到core ring上。前提是你的Global connect定义正确。连线的宽度默认等于IO PAD 电源pin的宽度，并不会太细。如果定义错误，就算是想手动连，也根本连不上。
当你碰上BGA封装的芯片时，就知道一个chip的power/ground其实可以有很多。
哈哈哈，我现在还是个磕磕碰碰的菜鸟。大体上还算了解，细节有些还不会处理呀。感觉现在这个论坛不太活跃了，本以为发这个帖子不会有人回复我的，没想到遇见了你，真欣慰呀。不知道这么来回的请教问题你会不会烦，但是为了自己的这份梦想，遇到问题也总想说几句。这几天又遇见问题：
1
这个图片是我简单走的一个流程用的。在这个图片中，chip的四角corner怎么添加呢?如果不再网表里说明的话，在工具下能不能添加呢?是不是也可以在 .io位置文件里添加呢?
2还有个就是在我这张图片添加 iofill 的地方，比如说右下方，添加的fill有重叠的情况。这种情况影不影响之后的一些流程。好像可以手动拉伸fill避免这种重叠把，还有就是根据空隙距离再往库中添加新的fill cell。我大概知道这些，还不知道对不对。
没准过几天还得遇见之前做过edi导出gds、map到cadence中版图信息不匹配的问题，我认为是生成的map文件的问题。有的说是map文件必须要厂家提供的，也有的说edi生成的map需要改动后才能使用。等下周我再试试。0.0
刚开始都是这样，我记得刚开始学PR的时候也是有很多问题，多亏了论坛里几个小编和其他的朋友帮忙才解决的。
1.添加Corner 的话，我是这样做的，一：可以按照你说的，在保存好的.io文件中直接手动加上Corner cell，eg：
(topright
(inst name="FE_FILLER_N_0"cell="PLCORNER" )
)
(bottomleft
(inst name="FE_FILLER_W_0"cell="PLCORNER" )
)
二：也可以按照插入IO filler的方式来做，eg：
addIoFiller -cell PLCORNER -prefix FILLER -side n -from 0 -to 115(115是Corner的宽度)
addIofiller -cell PLCORNER -prefix FILLER -sidee -from VAL -to VAL-115 (这里的VAL是chip的宽度)目的是让将Corner cell当初普通的IO filler cell来插入，而且只能插入一个，所以也规定了-from -to选项。
2.IO filler不能重叠的，在添加filler时候把所有的 IO filler cell都写进去，尤其是最小的filler，比如：
addIoFiller -cell PLFILLER30 PLFILLER20 PLFILLER10 PLFILLER5 PLFILLER1 PLFILLER01 PLFILLER001 PLFILLER0005 -prefix FILLER -side n
3.导出GDS时的map可以用foundry提供的，也可以自己写，格式是：
EDILayerNameEDILayerTypeGDSLayerNumberGDSLayerType
我可以给你个模板，你慢慢研究：
#-----------------------------------------------------------------------------
#SOC Layer NameSOC Layer TypeGDS Layer NumberGDS Layer Type
#==========================================================
#NAMEM1/NET1016
#NAMEM2/NET1026
#NAMEM3/NET1036
#NAMET2M1/NET1116
NAMEM1/PIN1016
NAMEM2/PIN1026
NAMEM3/PIN1036
NAMET2M1/PIN1116
#NAMEM1/SPNET1016
NAMEM2/SPNET1026
NAMEM3/SPNET1036
NAMET2M1/SPNET1116
#NAMEM1/LEFPIN1016
#NAMEM2/LEFPIN1026
#NAMEM3/LEFPIN1036
#NAMET2M1/LEFPIN1116
PONET401
CTVIA851
M1NET1011
M1VIA1011
M1SPNET1011
M1PIN1011
M1FILL1012
M1LEFPIN1011
M1LEFOBS1011
V1VIA1211
M2NET1021
M2VIA1021
M2PIN1021
M2FILL1022
M2LEFPIN1021
M2LEFOBS1021
V2VIA1221
@zhanggd 好给力
Bus planning 干嘛的呀?指南没看明白，前面几章节感觉没太大用呀。
这个功能没怎么用过，期待大神！
在学习数字后端，请问小编的库文件能否分享?谢谢。
库文件公司财产不能外给的，你学数字后端可以看看COMS集成电路后端设计与实践这本书，这本书的作者就是eetop论坛，后端论坛的小编，书上讲解的库文件都能在这个论坛里下载到，希望有帮助到你。
OK，thanks a lot
学习了
请教大家，我用的也是9.1版本的encounter，IPO和CTS该在哪里设置?在哪一步设置?怎么设置?如果么有设置会影响什么?顺便想问问现在哪个版本的encounter比较好用呢?谢谢！
请教一下，新手，目前用的也是9.1版本的encounter，IPO和CTS该在哪里设置?在哪一步设置?怎么设置?如果么有设置会影响什么?顺便想问问现在哪个版本的encounter比较好用呢?谢谢！
学习了
学习了