双向口pad如何例化？
时间：10-02
整理：3721RD
点击：
定义一双向IO：a，在pad例化的时候，我是这样描述的（verilog）：
inout a;
wire top_a;//作为其他模块的关于a的输入 输出
PLBI16F PAD_INOUT_a(.P(a), .D(top_a), .A(top_a), .CONOF(1'b0), .SONOF(1'b1), .NEN(1'b1), .PEN(1'b1), .PD(1'b1), .PU(1'b0));
采用的是smic.18工艺。
大神能不能帮我看看有咩有写错?若是有问题，双向口应该如何例化?谢谢了
inout a;
wire top_a;//作为其他模块的关于a的输入 输出
PLBI16F PAD_INOUT_a(.P(a), .D(top_a), .A(top_a), .CONOF(1'b0), .SONOF(1'b1), .NEN(1'b1), .PEN(1'b1), .PD(1'b1), .PU(1'b0));
采用的是smic.18工艺。
大神能不能帮我看看有咩有写错?若是有问题，双向口应该如何例化?谢谢了
看pad文档啊，还有，结合仿真