微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 综合时如何约束双向IO端口

综合时如何约束双向IO端口

时间:10-02 整理:3721RD 点击:
RT,小弟最近在学习DC综合,但是遇到一个问题,不知道对双向的IO口该如何约束?

一样的
set_input_delay
set_output_delay
写2句

谢小编

谢小编

写成 set_input_delay就当输入分析 反之亦然

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top