假设要做个domino 电路的后端，有哪些技术难点？

最近有谈项目，对速度要求快，于是想到用domino 逻辑来实现，大家一起帮忙想想技术难度有多高?
各自如何解决?
1，本身domino 电路的库的时间信息的建立?
理论上，这个和普通的库的时间信息一样，通过spice 和 提库工具来实现。
2，domino 逻辑如何保证时序的正确?
保证时序和逻辑的正确，以及domino 时序分析的新办法，是前端的工作。但是，其实现在pt 很多是
后端和前端一起做。
这条好像还没好办法。全局的fast spice 模拟?
3，如何保证版图以及库的功能正确。
因为domino 电路是动态逻辑，也就存在漏电、charge sharing、noise 等问题。
感觉多做spice 仿真以及电路电容的提取进行仿真，以及弱keeper 等办法解决。
4，难以做测试。
因为为了加快速度，所以测试准备全部用功能测试，不做全局scan 的测试。
5，无法综合。
目前没有工具支持综合。
自己写程序在原来普通库的综合基础上，进行修改。可行性低。
将关键路径和前端一起进行电路分析，手动划分。效率低，但是是目前的解决办法。
其它还有什么是没想到的?欢迎大家一起讨论。
如果我们能半自动综合domino 逻辑，就是领先全球的核心竞争力啊。

推荐比较基础的介绍动态电路设计流程 High Performance ASIC Design,2008不知阁下是否已经读过了

多谢了。我马上去读

这本书很好，把我关心的问题基本解决了。

这个是circuit design，custom digital circuit design了， apr帮助不了，

上面提到的这本书就是采用APR来解决的办法。
书的启发很大。

又找到一本《Closing_The_Gap_Between_ASIC_and_Custom Tools。》，也不错。

custom digital circuit design的设计方法和传统的数字设计方法完全不同啊，什么情况下需要这中设计?我知道分析方法肯定是和传统数字电路是一样的。还有他的后端设计也是靠custom layout来做。规模那么大的话custom layout有点吃不消。