• · altera 添加ddr2 出现如下错误，什么原因 ？11-15
• · FPGA实现收音机的功能11-15
• · VHDL简单功能实现11-15
• · FPGA边界扫描模式可以串接两个FPGA吗11-15
• · 求助一个关于xilinx的FPGA加载问题11-15
• · 怎么实现BCD码在数码管上的显示呢？11-15
• · 请教各位大神一个关于Cyclone4上使用LVDS的问题，求解答~~~~11-15
• · 各位大神，请问用VHDL怎么将语音用8bit来线性编码啊11-15
• · Quartus ii 中RTL Viewer下的Selector的功能？11-15
• · XPS 新建工程时的问题11-15
• · 求助，视频信号分拆处理11-15
• · 急啊，新手求助一个关于异步复位的问题。11-15
• · DE2-70 EP2C70F896C6 数码管引脚分配的时候段码不是公用的吧11-15
• · 如何实现功能11-15
• · FPGA 飓风二代 vhdl程序调试问题11-15
• · 真心求助 为什么我的程序生成时钟后会死机啊11-15
• · 如何设计dcm产生sdram时钟11-15
• · VHDL编程11-15
• · Lpm_divide仿真正确，硬件结果不正确11-15
• · 初学ALTERA FPGA SRAM复用总线（杜邦线）故障求解11-15
• · 刚学ACTEL的libero，求指教11-15
• · 串行发送字符D给外部激光测距仪 串行接收一个128位的数据11-15
• · 研究生毕设11-15
• · verilog有限状态机设计11-15
• · Xilinx PC-CFR算法verilog实现11-15