• · 求助，急11-15
• · 关于FIFO数据写不进去的问题11-15
• · verilog编写AD7606串行接受数据，但是还没有接通，求高手指教11-15
• · STD device name！=byte stream device name11-15
• · FPGA-VHDL11-15
• · fpga SDRAM的使用11-15
• · 求讲解3 to 8 译码的quartusII 的VHDL 代码11-15
• · 毕设要用fpga软核实现液晶、键盘控制调制解调怎么入手11-15
• · CPLD控制读取外部配置flash的问题11-15
• · FPGA_CAN总线设计11-15
• · NIOSII中奇葩难题11-15
• · 哪位大哥有xilinx ise 14.7 的教程？11-15
• · 今天老师给了块板子不知道怎么玩11-15
• · 请问一下VHDL语言高手我下面这个程序怎么错了？怎么修改？11-15
• · 怎么学CPLD？11-15
• · ALTERA的DDR2 IP定制问题，local_init_done11-15
• · 实时图像处理FPGA芯片怎么选择11-15
• · FPGA疑问关于“复位”“十进制”“状态机初始状态”11-15
• · 流水灯程序，下进去灯全亮。有什么错误！11-15
• · 转载---verilog中task和function的区别11-15
• · 基于vhdl的qpsk传输系统仿真11-15
• · 流水灯程序11-15
• · 菜鸟实验软件编程不会，求大神，基于FPGA的通信接...11-15
• · 向各位前辈求教：新手用FPGA实现简单功能，如何尽快上手？11-15
• · ModelSim ** Warning: (vsim-3016) 问题解决不了11-15