ALTERA的DDR2 IP定制问题，local_init_done

我用的是CYCLONEIII的芯片，定制DDR2 IP核，之后直接用SINALTAP进行信号抓取，发现无法读写的原因是local_init_done 一直为低，就像XILINX里的phy_init_done信号一样的，要等该信号为高才能对芯片读写，但不知为什么该信号就一直为低，请哪位用过的赐教，说一下接口信号的注意点，谢谢 ！
（个人还是觉得XILINX的比ALTERA的要好的多，无论是文档编写，还是内部IP核。）

.....

遇到跟小编几乎一样的问题，求高手指教啊

学习！

先收藏！再看看，最后学习学习！

在无法解决的情况下，将所有可能的情况试了一下，发现在生成IP核之后，先用自带的variation_example_top设为顶层模块，然后下到板子上，发现local_init_done在给一个全局复位信号后终于为高，这样之后再用自己的顶层模块发现就可以用了，太奇怪了，不过也许就是这样。大家试一下，看看是否有效。

在无法解决的情况下，将所有可能的情况试了一下，发现在生成IP核之后，先用自带的variation_example_top设为顶层模块，然后下到板子上，发现local_init_done在给一个全局复位信号后终于为高，这样之后再用自己的顶层模块发现就可以用了，太奇怪了，不过也许就是这样。大家试一下，看看是否有效。

已经试过，无效

我也遇到了，小编解决了没，能说一下怎么解决的么?