• · quratus 自动转到 modelsim总是出现错误。求解11-15
• · 为什么FPGA时钟频率不高，却适合做高速处理？11-15
• · 关于modelsim的仿真问题11-15
• · CPLD的几个警告，求大侠们指点11-15
• · NIOS串口UART问题，求大神帮忙看看11-15
• · 方波 相位差11-15
• · 波特率发生器11-15
• · viterbi核编译auk_vit_pat_top错误11-15
• · 电路的逻辑出现错误？11-15
• · FPGA编译错误11-15
• · 关于ROM的问题11-15
• · quartus 13.0 版本无法仿真11-15
• · 利用RAM实现a，b两路数据延迟11-15
• · 求助，FIR设计问题。11-15
• · 求OFDM的FPGA实现的完整verilog源程序11-15
• · 请问这个数码管的译码器用VHDL语言怎么做？11-15
• · fpga音频采集系统设计11-15
• · 在Quartus中编译时出现Error: WYSIWYG primitive "pll" is not 错误 如...11-15
• · 疯狂爱答之FPGA-第一期获奖名单公布11-15
• · FPGA请教11-15
• · cycloneIV IO损坏11-15
• · FPGA如何倍频11-15
• · QuartusII_11.0怎样才算破解成功11-15
• · CPLD、FPGA项目外包11-15
• · FPGA模式设置11-15