FPGA,CPLD和ASIC
- · fpga有一个信号自动拉低11-15
- · 我建议理工生多看基于模型设计的书籍,追回失去的十年11-15
- · 疯狂爱答之FPGA—第三期获奖名单公布11-15
- · ISE高版本无法配置低版本生成的IP核11-15
- · 《从算法设计到硬线逻辑的实现》中第十章练习6-在Verilog H...11-15
- · 请教一个双网口的问题11-15
- · 全新Xilinx Spartan6 Nexys3 开发板!11-15
- · 新人求教!11-15
- · 特权同学《FPGA/CPLD边学边练》一书中的疑问11-15
- · 关于FPGA的引脚问题11-15
- · 求助 cy7c68013 slavefifo11-15
- · 请教关于用verilog设计秒表的问题11-15
- · 使用chip scope板级调试问题11-15
- · verilog仿真结果看不懂,求指出哪儿出错了11-15
- · 求助! 上电后SRAM只第一次写有效?!11-15
- · 同步复位与异步复位,同步释放的对比疑问11-15
- · verilog代码quartus II下时序仿真出现两个时钟延时,请问怎么...11-15
- · VHDL的程序包11-15
- · 通过FPGA对VGA的控制。。。。11-15
- · 噪声估计(两个数相加和另一个数比较怎么实现)11-15
- · 综合时报奇怪的错误,请大侠帮忙看一下,多谢!11-15
- · VHDL GPS守时11-15
- · 疯狂爱答之FPGA-第二期获奖名单公布11-15
- · 请大神帮忙看看这个VHDL程序~11-15
- · Quartus 13.0 软件Qsys设置中没Processor11-15
栏目分类
最新文章