微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA如何倍频

FPGA如何倍频

时间:10-02 整理:3721RD 点击:
想要为ARM送12M的时钟,本身FPGA带的50M的晶振,问大师怎么给它输出12M的时钟

锁相环倍频,然后分频

搭建分频器

建议用PLL,用logic或者其他产生的时钟jitter都会很大

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top