请教各位大神一个关于Cyclone4上使用LVDS的问题，求解答~~~~

我目前想要使用FPGA上自带的LVDS模块实现FPGA之间的通信。首先我测试了一块FPGA自收自发，我的全局时钟25M，数率200M，4个通道，8位因子，然后测试中我发现必须调整接收模块的输入时钟相位才能正确读取数据；然后我想测试板间的通信，结果我发现这样的话我接收端和发送端的时钟就存在了一个不定的相位差，每次都得调节相位，只能通过同步两板的系统时钟来解决，使之相位差固定。所以我想请教各位大神，是不是用LVDS进行传输都要进行时钟同步?若不同步，怎么解决收到数据不对的问题?

Civ Altlvds_rx non-dpa模式有两个要求:
1.接收的数据与时钟必须是同源的;
2.在altlvds_rx的megawiz界面，必须准确的输入输入数据与随路时钟的相位关系，lvds内部pll会根据你的输入调整时钟相位，使中心对齐进行釆样。

好的，谢谢你的回答~~~