• · 各位大哥给指条路吧12-25
• · 一句语法12-25
• · 给点建议：该卖那种开发板12-25
• · 设计题目：实时钟12-25
• · 什么情况下语句推导出一定会是reg，而不能用wire代替.12-25
• · 大家帮我看看12-25
• · 请教：在FPGA综合过程中，为何该管脚出现如图错误？如何纠正？12-25
• · 使用acex设计pci遇到的一个问题12-25
• · 检测一个波形两个上升沿之间的距离，有什么好的办法？12-25
• · 还有人对组织联盟感兴趣吗12-25
• · verilog中任务、循环的使用帮助请教？12-25
• · 关于安装modelsim的问题12-25
• · 请教,.25um下, 1个Byte的ROM/RAM相当于多少个等效门,2.5~3个？ (无内容)12-25
• · 《VHDL数字系统设计与高层次综合》 源程序编译出错，请指教（有源码）12-25
• · defparam是不是不能综合呀12-25
• · 关于仿真时显示波形12-25
• · 大状态机 vs.小状态机12-25
• · 请问版主writing testbench 第二您有么 ？12-25
• · FPGA设计培训12-25
• · 请问Hold time与周期有什么固定的关系么？12-25
• · 有关偏移约束的几个问题12-25
• · CVS (无内容)12-25
• · 求助， SOC行业状况分析12-25
• · 请问，verilog文件和vdhl文件能不能放在一起进行综合？12-25
• · 有关综合ram的问题，大侠帮忙,12-25