微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问Hold time与周期有什么固定的关系么?

请问Hold time与周期有什么固定的关系么?

时间:10-02 整理:3721RD 点击:
请问Hold time与周期有什么固定的关系么?
像setup time与周期就有一个固定的算式关系
对于保持时间不知道是否有什么算法关系与输出延迟时间或者与周期

请问Hold time与周期有什么固定的关系么?
没听说过。

请问Hold time与周期有什么固定的关系么?
没有固定关系,setup time是时钟沿到来前信号稳定的时间, hold time是时钟沿到来后信号的稳定时间,只要符合spec要求就好

请问Hold time与周期有什么固定的关系么?
对。是这样。

请问Hold time与周期有什么固定的关系么?
有setup violation还能slow down你的时钟。hold violation你就死翘翘了

请问Hold time与周期有什么固定的关系么?
agree

请问Hold time与周期有什么固定的关系么?
setup和hold时间都是阻碍时钟频率提高的瓶颈,比如对于几个G的CPU。
但对平常的设计,hold时间和时钟周期关系不大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top