请问hold = max clock delay - min data delay？的问题

请问hold = max clock delay - min data delay?的问题
请问这个等式中max clock delay包括一些什么呢?
min data delay又包括一些什么呢?

请问hold = max clock delay - min data delay?的问题
max: clock的最大skew ＋其他delay（比如gated造成的delay）
min: 组合逻辑电路的最小delay，比如shifter的delay＝0

请问hold = max clock delay - min data delay?的问题

小编 请问您上面的max clock delay 包括寄存器后面的组合逻辑的延迟么?

请问hold = max clock delay - min data delay?的问题
不包括，它只计算clock tree本身的delay