微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求解释Setup time和 Hold time 为什么有时候是负的

求解释Setup time和 Hold time 为什么有时候是负的

时间:10-02 整理:3721RD 点击:
求解释~

求解释~

由SLEW引起的, 当D/FF的transition很大,而clock的transition相对很小时就可能发生。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top