微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Quartus II 13的logiclock问题。。。

Quartus II 13的logiclock问题。。。

时间:10-02 整理:3721RD 点击:
为什么在选用MAX7000系列的器件的时候,总是提示“该器件不支持logiclock”的问题啊?编译的时候也是这个问题。该怎么解决么?谢谢。
“The device or device family does not support logiclock regions”.

不是所有的器件都支持这个功能

谢谢。……编译可以通过

谢谢。编译通过了………………

请问是怎么解决的

还没解决,编译时可以通过的。
虽然不知道这个是什么鬼,应该是一个新的附加功能,而MAX7000s系列的器件太老了所以不能用。

我也出现了这个问题,但编译通过了,也可以下到CPLD中,就是不知道为什么会出现这个问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top