微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问,verilog文件和vdhl文件能不能放在一起进行综合?

请问,verilog文件和vdhl文件能不能放在一起进行综合?

时间:10-02 整理:3721RD 点击:
请问,verilog文件和vdhl文件能不能放在一起进行综合?好像synplify pro 7.1不行,不知道其他哪些工具可以,怎么做

请问,verilog文件和vdhl文件能不能放在一起进行综合?
Synplify Pro 7.1可以的!看看软件的教程。

请问,verilog文件和vdhl文件能不能放在一起进行综合?
我用的是7.7帮助文件里说可以,没试过!

请问,verilog文件和vdhl文件能不能放在一起进行综合?
synplify pro7.6试过,可以!
问:modelsim xe不同时支持verilog和vhdl,好象安装时只能够选一种?

请问,verilog文件和vdhl文件能不能放在一起进行综合?
可以,没问题.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top