微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > defparam是不是不能综合呀

defparam是不是不能综合呀

时间:10-02 整理:3721RD 点击:
难道要修改设计吗

defparam是不是不能综合呀
可以

defparam是不是不能综合呀
问题是你用什么命令综合?
给出工具的错误信息才能有进一步的判断。

defparam是不是不能综合呀
design_vision

defparam是不是不能综合呀
用fpga_vision综合时没有问题
但是做design_vision综合就有问题
使用analyze读入设计文件时,出现:
syntex error an or near token '.'(file:xx.v line 62)(VE-0)
提示出错这行正是例化module、使用defparam的地方
如果用#()这样的方式就不会有问题,不知道为什么。版本是04.06SP2

defparam是不是不能综合呀
是这样的。
使用#。

defparam是不是不能综合呀
都是synopsys的
为什么结果不一样呀

defparam是不是不能综合呀
Synopsys是一个积累了很多年的工具,这类工具常会这样.

defparam是不是不能综合呀
老大
欢迎常来呀

defparam是不是不能综合呀
好啊.常常网上见面,呵呵:-)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top