• · 急问内存条问题，大家请进！12-25
• · 大家给我这个新手给点建议啊！12-25
• · 关于vc33外扩ram的问题12-25
• · 急求助：如何设计一个并行接口到串行接口转换器？12-25
• · 新人请教一个问题12-25
• · 大虾们帮帮忙看哪里能找到下面几本书啊12-25
• · 求VHDL的仿真库12-25
• · if语句中的条件是不是它所包括的所有语句执行过程中条件都要成立？12-25
• · 建议大家在一起讨论一下实际中遇到的问题12-25
• · FPGA 请教12-25
• · DC/DC IC 设计项目寻求外包服务12-25
• · 吐血推荐电子元器件邮购的好网站12-25
• · 求教在fpga中怎样将8位数写如16寄存器？12-25
• · 在脉冲的下降沿到来时，加入一个脉冲，用VHDL怎么写？12-25
• · 选VHDL还是Verilog DHL？！12-25
• · 请教：如何监测一个时钟信号的有无？谢谢12-25
• · 请问应用task的时候，什么时候应该加输入，输出说明呢？12-25
• · 有会CPLD的能人吗 我要编个程序用 CPLD12-25
• · 求助:ISE7.1中为什么实现器件不可以选virtex？12-25
• · 欢迎到家用卫星电视技术交流论坛12-25
• · code style 与 synthesis 结果关系(讨论)12-25
• · modelsim教程12-25
• · 命名规则12-25
• · 请教：配置语句的问题12-25
• · 请教复杂算法实现方法的问题12-25