微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在脉冲的下降沿到来时,加入一个脉冲,用VHDL怎么写?

在脉冲的下降沿到来时,加入一个脉冲,用VHDL怎么写?

时间:10-02 整理:3721RD 点击:
谁能帮我写一个VHDL,我毕业设计急用。
内容为:在脉冲的下降沿到来时,加入一个脉冲,用VHDL怎么写?

在脉冲的下降沿到来时,加入一个脉冲,用VHDL怎么写?
一定要用下降沿触发吗?
你哪个学校的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top